| CPU | D780C-1(Z80A) 3.579MHz |
| VDP | 315-5124 |
| PSG | SN76489(コンパチでＶＤＰに内蔵) |
| ROM | スロットにより供給 |
| RAM | 8KB(拡張可) |
| V-RAM | 16KB |
ＳＧ−１０００／IIの上位機種
ＶＤＰを汎用から専用チップにしてハードウェアスクロールや
画面のマスク等リアルタイムゲームに必要なものはそろっている
特定の画面を固定しながらハードウェアスクロールはかなり面白い機能
拡張Ｉ／Ｏポートは用意されているが、フルデコードされておらずそれほど拡張性が無いのが残念
またスプライトに反転機能が無いのもおしい所、そのかわりＢＧ画面の機能が高い
調べれば調べるほどマスターシステムのプロトタイプに思えてくる（ソレで困る訳でも無いですが）
ＣＰＵ：μＰＤ７８０−１
ＮＥＣのＰＤ７８０−１を使用
クロックは10.7386ＭＨｚを３分周して約3.579ＭＨｚ
割り込みはモード１でＮＭＩはＰＡＵＳＥボタンを押せばかかり
ＩＮＴはＶＤＰ（Ｖ−ＳＹＮＣとＨ−ＳＹＮＣ）に割り当てられている。
ＶＤＰ：３１５−５１２４
３１５−５１２４はヤマハ製でアドレスデコード、ＰＳＧ等もこのチップが担当、
ハードウェアスクロール、画面のマスク、ＢＧ６４色32パレット、スプライト64色32パレット
前の機種に使用されているＴＭＳ−９９１８を大幅に画面のモードを拡張する。
ＴＭＳ−９９１８とほぼ同じ機能も持つが発色が若干ちがう
ＰＳＧ：３１５−５１２４に内蔵
ＳＧ−１０００シリーズに使われたＳＮ７６４８９とコンパチでＶＤＰのチップに内蔵
クロックは3.579ＭＨｚ
ＲＯＭ
ＲＯＭは本体には内蔵されておらず、
カートリッジ又はカードで供給する形となります
メガＲＯＭはカートリッジのチップで制御されるため
本体単体ではバンク切り替え等の機能はありません。
バンク切り換えの方法は基本は統一（非ライセンスソフト除く）されいます
ＲＡＭ
ＲＡＭは本体に８ＫＢが内蔵されていますが
カートリッジから本体内蔵のＲＡＭを使用禁止にする(Ｂ３を１にする)事が出来ます
新たにＳ−ＲＡＭを本体内ＲＡＭの代わりとして使用出来るように設計されています
また、/ＥＸＴ１が０８０００Ｈの／ＣＳとなります
アドレスは０Ｃ０００Ｈ〜０ＤＦＦＦＨに配置しています
ゲームギアではＳＭＳ／ＧＧモードの切り換えは
カードリッジ内のジャンパで切り換えます
その時に通信のポートも使用も切り換わりＳＭＳモードでは使用出来なくなり
通信ポートのデータの保持が出来なくなります
それを利用してゲームギアのＩＰＬでは
ＳＭＳモードかＧＧモードの判断を行います
割り込み
ＭＡＲＫ IIIにはモード１で２つの割り込みがあります。
１：ＶＤＰから発生する ／ＩＮＴ
２：ＰＡＵＳＥボタンを押すと発生する／ＮＭＩ
／ＩＮＴはＶＤＰ Ｒ＃00とＲ＃01のＥＩ０、ＥＩ１の組み合わせで
Ｖ−ＳＹＮＣ、Ｈ−ＳＹＮＣ、両方、割り込みを発生させない４通りがあります
／ＩＮＴなので発生すると０００３８Ｈに飛びます
そこでＶ−ＳＹＮＣかＨ−ＳＹＮＣかの判断をして各割り込みルーチンに飛ぶのですが
判断方法はＶＤＰのステータスレジスタのｄ７を見る必要があります
１ならＶ−ＳＹＮＣ（ＶＢＬＡＮＫ）割り込み
０ならＨ−ＳＹＮＣ（Ｈ−ＬＩＮＥ）割り込み
／ＮＭＩは０００６６Ｈへ飛びます。
ウェイト
ＭＡＲＫ IIIは通常の使用ではノーウェイトなのですが
ＰＳＧのポートを書き込んだ場合約32クロック分のウェイトがかかります（未確認）
マスターシステムとの違い
カートリッジとカードと本体ＲＡＭの切り換えを回路のみで切り換えているのがＭＡＲＫ III
ＩＣ ３１５−５２９７でポートで切り換えるのがマスターシステムになります
３１５−５２９７の制御用ポート０３ＥＨ、０３ＦＨが追加されて
ＪＯＹ端子等の制御も行います
それに伴いポート０ＤＣＨ〜０ＤＦＨも若干変更がされています
３Ｄシステムの制御に関してはＭＡＲＫ IIIはＢ２端子をオープンにして
３Ｄアダプタのカード端子を起動出来るようにして
マスターシステムは３１５−５２９７で制御しています
ＶＤＰは起動までに少し時間がかかります
ＭＡＲＫ IIIでは最初にウェイト（２秒待つ）をかけてからＶＤＰをアクセス（初期化）します
ウェイトをかけずにＶＤＰをアクセスしますと画面には何も表示されないままになります
マスターシステムはＩＰＬが起動してウェイトをかけてから
外部ソフトが起動するので必要ありません
端子図
Ａ０〜Ａ１４：アドレス バス
Ｄ０〜Ｄ７ ：データ バス
／ＣＡＲＤ ：ＣＡＲＤスロットの使用 １＝使用不可、０＝使用可
／ＤＳＲＡＭ：本体内のＲＡＭの使用 １＝使用不可、０＝使用可
／ＥＸＭ１ ：０８０００ＨのＣＳ（負倫理）
／ＥＸＭ２ ：０００００ＨのＣＳ（負倫理）
ＣＯＮ ：拡張コネクタの18ピンと直結
Ｂ２（／ＣＡＲＤ）は通常のゲームのときは
ＶＣＣとショートされていて３Ｄグラス使用可能ソフトでＮ．Ｃ．となっています
その為３Ｄグラス対応のゲームとカードのゲームを刺しながらだと
バス競争する恐れがあります
／ＣＡＲＤはＭＡＲＫ III専用の端子です（機種ごとに違いがあります）
拡張端子図
ＦＭ音源ユニットやキーボードＳＫ−１１００の接続端子です
／ＪＯＹＳＥＬはジョイスティク周りと連動しており
／ＪＯＹＳＥＬ、／ＫＢＳＥＬ、／ＲＤの３つが０ならＪＯＹ端子が使用可能になります
Ｂ１１はＳＫ−１１００だとＰＢ４、本体だとカセット端子のＢ１１に繋がっており
ポートの０ＤＤＨのｄ４で状態が覗くことが出来ます。
メモリ マップ
ＲＯＭエリアはカード、カードリッジによって容量が変ります
０８０００ＨにはＲＡＭやＲＯＭを載せることができます。
本体内のＲＡＭはＢ３端子を１にする事によって使用禁止に出来ます（マスターシステムは更にソフトで切り換え可）
マスターシステムには３つのスロット（カートリッジ、カード、拡張端子）によってメモリを載せる事が出来ます
スロットの切り換えはポート０３ＥＨを使用していますがＭＡＲＫ IIIではポートを覗いても０ＦＦＨになります
マスターシステムではＩＰＬ起動、スロットチェック、切り換えで使用したポート０３ＥＨの内容が
０Ｃ０００Ｈに出力、利用します（マスターシステムのみ）
メガＲＯＭはメモリマッパをカートリッジ内に持ち本体内にはバンク切り換えの機能はありません
また幾つかのメモリマッパがありますが制御の方法はどのカートリッジもほぼ同じで
バンク切り替え方式でメモリマップ・ﾄﾞ・Ｉ／Ｏによって制御されます
アドレスは０ＦＦＦＣＨ〜０ＦＦＦＦＨまで使用しており、１６ＫＢごと切り替わります
３Ｄアダプタは０ＦＦＦ８Ｈ〜０ＦＦＦＢＨの範囲で
ソフトでは０ＦＦＦＢＨを使用しています（他のアドレスはミラー）
フルデコードはされていないので本体内のワークＲＡＭの０ＤＦＦＣＨ〜０ＤＦＦＦＨは
使用出来ません（マッパのミラーになっています）
０ＦＦＦ８Ｈ〜０ＦＦＦＢＨ：３Ｄシステムで使用 通常０ＦＦＦＢＨのみ使用（ｄ０で左、右の切り替え？)
０ＦＦＦＣＨ ：主にバックアップＲＡＭの切り換え
０ＦＦＦＤＨ ：本体の０００００Ｈ〜０３ＦＦＦＨにバンクを選択
０ＦＦＦＥＨ ：本体の０４０００Ｈ〜０７ＦＦＦＨにバンクを選択
０ＦＦＦＦＨ ：本体の０８０００Ｈ〜０ＢＦＦＦＨにバンクを選択
Ｉ／Ｏポート
ＶＤＰ内でポート制御を行っており
使用アドレスバスはＡ１５，Ａ１４、Ａ７、Ａ６、Ａ０しか繋がっておらず
Ａ１５、Ａ１４は／ＥＸＭ１、２用で、Ａ７、Ａ６、Ａ０がポート用になります
したがってポートは０４０Ｈごと区切られます
拡張コネクタには／ＫＢＳＥＬとＡ０〜Ａ２があるので
ポート０Ｃ０Ｈ以降のポートは下位４ビットは０〜７まで制御できます。
０００Ｈ〜０３ＦＨ：コントロール（未使用）
０４０Ｈ〜０７ＦＨ：ＰＳＧ／ＶＤＰ
０８０Ｈ〜０ＢＦＨ：ＶＤＰ
０Ｃ０Ｈ〜０ＦＦＨ：ＪＯＹ端子／拡張コネクタ（ＦＭ−７０、ＳＫ−１１００）
０３ＥＨ：ＭＡＲＫ IIIでは未使用
ＭＡＲＫ IIIではカートリッジとカードの併用、本体内ＲＡＭと拡張ＲＡＭ（０Ｃ０００Ｈ以降）の使用を
回路で禁止を決めていますがマスターシステム以降ではこのポートを使用して
カートリッジや本体内ＲＡＭの切り換え等を行います
ポート０３ＥＨとポート０３ＦＨがＭＡＲＫ IIIとマスターシステムの大きな違いになり
ハードよりなのがＭＡＲＫ III、ソフトよりでポート０３ＥＨとポート０３ＦＨを使用するのがマスターシステムといえます。
ＭＡＲＫ IIIでは未使用なのでデータ保持されていないのですが読むたびにデータが変化します
マスターシステムでは使用していますが書き込み用ポートなので読むと０ＦＦＨになります
その為にマスターシステム起動のスロットチェックでポート０３ＥＨがワーク０Ｃ０００Ｈの内容になり
ＦＭ音源を使用する場合にこの０Ｃ０００Ｈを読んでポート０３ＥＨ（ＪＯＹ端子禁止）にする事で
アクセスする事になります
０３ＦＨ：ＭＡＲＫ IIIでは未使用
マスターシステムではメモリ、ＪＯＹ端子／ＦＭユニットの制御を行います
０７ＥＨ：現在のＶカウンター（入力）
０７ＦＨ：現在のＨカウンター（入力）／ＰＳＧ（出力）
０ＢＥＨ〜０ＢＦＨ：ＶＤＰ
ポート０Ｃ０Ｈ〜０Ｃ１Ｈ：ＪＯＹ端子（ミラー）
デコードされていないのでポート０ＤＣＨ〜０ＤＤＨのミラーになります（拡張端子に何も繋げない場合）
不思議なお城ピットポットではポート０Ｃ０Ｈ〜０Ｃ１Ｈを使用しています
ただしＦＭユニットを付けている場合は動作がおかしくなってしまうので使用しない方が良いです
０ＤＣＨ：ＪＯＹ端子（入力）
ｄ７：ＪＯＹ２ ２ピン（ＤＯＷＮ ） １＝オフ、０＝オン
ｄ６：ＪＯＹ２ １ピン（ＵＰ ） １＝オフ、０＝オン
ｄ５：ＪＯＹ１ ９ピン（２ボタン ） １＝オフ、０＝オン
ｄ４：ＪＯＹ１ ６ピン（１ボタン ） １＝オフ、０＝オン
ｄ３：ＪＯＹ１ ４ピン（ＲＩＧＨＴ） １＝オフ、０＝オン
ｄ２：ＪＯＹ１ ３ピン（ＬＥＦＴ ） １＝オフ、０＝オン
ｄ１：ＪＯＹ１ ２ピン（ＤＯＷＮ ） １＝オフ、０＝オン
ｄ０：ＪＯＹ１ １ピン（ＵＰ ） １＝オフ、０＝オン
０ＤＤＨ：ＪＯＹ端子＋ＣＯＮ端子（入力）
ｄ７：ＩＣ９ ７４ＬＳ２５７の13ピン １で固定（未使用）
ｄ６：ＩＣ９ ７４ＬＳ２５７の10ピン １で固定（未使用）
ｄ５：ＩＣ９ ７４ＬＳ２５７の６ピン １で固定（未使用）
ｄ４：ＣＯＮ端子 １＝オフ、０＝オン
ｄ３：ＪＯＹ２ ９ピン（２ボタン ） １＝オフ、０＝オン
ｄ２：ＪＯＹ２ ６ピン（１ボタン ） １＝オフ、０＝オン
ｄ１：ＪＯＹ２ ４ピン（ＲＩＧＨＴ） １＝オフ、０＝オン
ｄ０：ＪＯＹ２ ３ピン（ＬＥＦＴ ） １＝オフ、０＝オン
＊ポート０ＤＤＨをみて日本のハードか海外のハードが判断出来ます
ポート０３ＦＨに０Ｆ５Ｈを出力してポート０ＤＤＨを見る
ポート０３ＦＨに０５５Ｈを出力してポート０ＤＤＨを見る事で判断出来ます。
ＭＡＲＫ IIIの場合
ポート０３ＦＨは使用していないので
ポート０ＤＤＨのｄ７〜６は１１で固定
日本のマスターシステムの場合
ポート０３ＦＨのｄ３〜１の内容は０なので
ポート０ＤＤＨのｄ７〜６は２回とも００
海外のマスターシステムの場合
ＪＯＹ端子の７ピンの設定の値が入るので
ポート０ＤＤＨのｄ７−６は１１と００
１１から１１ならＭＡＲＫ III
００から００なら日本のマスターシステム
１１から００に変化するなら海外のマスターシステムになります
０ＤＣＨ〜０ＤＦＨ：ＳＫ−１１００（オプションのキーボード）
８２５５を使用しており、０ＤＣＨ〜０ＤＦＨが使用範囲
Ｉ／ＯポートがフルデーコードされていないのでＪＯＹ端子と重複しています
その為通常ＳＫ−１１００をアクセスする場合は
本体内のＪＯＹ端子を禁止するようになっています。
キーセレクト番号０７を選択したときに
キーボードが使用禁止になりＪＯＹ端子を使用するようになります
ＭＡＲＫ III単体だとポートデータの保持（ラッチ）はされないので
まずポート０ＤＦＨ（８２５５ＣＷ）に０９２Ｈを書きこみ入出力の設定してから
０ＤＥＨ（８２５５ＰＣ）に０００Ｈを書きこんで、ポート０ＤＥＨを読む
０ＦＦＨならＭＡＲＫ IIIのみ、
０００ＨならＭＡＲＫ III＋ＳＫ−１１００となります
本体のみだとデータは保持されないので０００Ｈを書き込んでも０ＦＦＨになってしまいますが
ＳＫ−１１００接続では８２５５によって０００Ｈの書き込みが正常に行われるのを利用して判断します
０Ｆ０Ｈ〜０Ｆ２Ｈ:ＦＭ−７０（オプションのＦＭ音源ユニットＹＭ２１４３を使用）
ＪＯＹ端子やＳＫ−１１００と重複しています（ＳＫ−１１００と共用不可）
ポート０Ｆ０Ｈ、０Ｆ１ＨはＪＯＹ端子と重なるのですが
ＪＯＹ端子は入力のみでＦＭユニットは基本出力になります
０Ｆ２Ｈが入力になるので０ＤＣＨと重なりますがＦＭユニットの回路でＪＯＹ端子は使用禁止になります
日本のマスターシステムではポート０３ＥＨのｄ２を１にしてＪＯＹ端子を禁止にして
接続チェックを行います（２種類の接続チェックが必要）
機種の判断
ＭＡＲＫIIIと前の機種（いわゆる全機種）との判断方法はメモリのミラーの違いを利用して判断します
ＳＧ−１０００ １ＫＢモデル ０Ｃ０００Ｈ〜０Ｃ３ＦＦＨ（以降はミラー）
ＳＣ−３０００等 ２ＫＢモデル ０Ｃ０００Ｈ〜０Ｃ７ＦＦＨ（以降はミラー）
ＭＡＲＫ III等 ８ＫＢモデル ０Ｃ０００Ｈ〜０ＤＦＦＦＨ（以降はミラー）
０Ｃ０００Ｈと０Ｄ０００Ｈの両方に０００Ｈを書き込んでおきます
０Ｃ０００Ｈにデータ（例えば０５５Ｈ）を書き込み０Ｄ０００Ｈのデータを読みます
全機種、マルチビジョンだとミラーになっているので０Ｃ０００Ｈと０Ｄ０００Ｈは同じ値になります
ＭＡＲＫ III以降だと違うデータになります
メモリマッパ ３１５−５２０８
一番古いメモリマッパですが、このマッパが基準となります
マッパ内蔵ＲＯＭの使用基板ＴＹＰＥ−Ｎも同様のアクセスになります
使用ポートはメモリマップ・ド・Ｉ／Ｏを採用して
範囲は０ＦＦＦＤＨ〜０ＦＦＦＦＨになりバンクは０〜７までです（最大１ＭＢｉｔ）
注意するのは本体内蔵ＲＡＭは０Ｃ０００Ｈ〜０ＤＦＦＦＨなのですが
０Ｅ０００Ｈ−０ＦＦＦＦＨがミラーになっています
その為スタックポインタの指定を０ＤＦＦＦＨにすると０ＤＦＦＦＨからスタックのデータが
入るのと同時に０ＦＦＦＦＨのマッパにもデータが入る為、誤動作を起こします
そこでスタックポインタの指定は０ＤＦＦ０Ｈ辺りに指定して誤動作を防ぐ必要があります
更にマスターシステムでは０７ＦＦ０Ｈ−０７ＦＦＦＨのライトも禁止になります
０ＦＦＦＤＨ：エリア０（０００００Ｈ〜０３ＦＦＦＨ）のバンク指定
ｄ７：０
ｄ６：０
ｄ５：０
ｄ４：０
ｄ３：０
ｄ２：バンク Ｄ２
ｄ１：バンク Ｄ１
ｄ０：バンク Ｄ０
０ＦＦＦＥＨ：エリア１（０４０００Ｈ〜０７ＦＦＦＨ）のバンク指定
ｄ７：０
ｄ６：０
ｄ５：０
ｄ４：０
ｄ３：０
ｄ２：バンク Ｄ２
ｄ１：バンク Ｄ１
ｄ０：バンク Ｄ０
０ＦＦＦＦＨ：エリア２（０８０００Ｈ〜０ＢＦＦＦＨ）のバンク指定
ｄ７：０
ｄ６：０
ｄ５：０
ｄ４：０
ｄ３：０
ｄ２：バンク Ｄ２
ｄ１：バンク Ｄ１
ｄ０：バンク Ｄ０
１Ｍｂｉｔカートリッジ 171-5363（ＴＹＰＥ−Ｆ）の回路図
メモリマッパ ３１５−５２３５
３１５−５２０８を拡張してバックアップＲＡＭ、バンク数を拡張したマッパになります。
出力ポートはメモリマップ・ド・Ｉ／Ｏを採用して
使用範囲は０ＦＦＦＣＨ〜０ＦＦＦＦＨになりバンクは０〜３１までです（最大４ＭＢｉｔ？）
バックアップＲＡＭにも制御が出来ます
旧マッパ（３１５−５２０８）同様にスタックポインタの指定に注意して下さい。
０ＦＦＦＣＨ：メモリコントロール
ｄ７：ライトプロテクト（開発用） １＝リード／ライト、０＝リードのみ
ｄ６：０
ｄ５：０
ｄ４：エリア４（０Ｃ０００Ｈ〜０ＤＦＦＦＨ）の選択 １＝外部ＲＡＭｎｎ、０＝本体ＲＡＭ
ｄ３：エリア２（０８０００Ｈ〜０ＢＦＦＦＨ）の選択 １＝外部ＲＡＭｎｎ、０＝ＲＯＭ
ｄ２：外部ＲＡＭのバンク １＝外部ＲＡＭ０２、０＝外部ＲＡＭ０１
ｄ１：バンク シフト （通常は０）
ｄ０：バンク シフト （通常は０）
＊バンクシフトはメガＲＯＭ自体の総容量を１６Ｋごとに区切ったバンクＮｏ．の指定をずらします。
バンクシフト００ ０００Ｈ，００１Ｈ，００２Ｈ．．．
バンクシフト０１ ０１８Ｈ，０１９Ｈ，０１ＡＨ．．．
バンクシフト１０ ０１０Ｈ，０１１Ｈ，０１２Ｈ．．．
バンクシフト１１ ００８Ｈ，００９Ｈ，００ＡＨ．．．
バンクＮｏ．は０００Ｈ〜０１ＦＨでバンクシフトでずれた場合は１ＦＨの次は０００Ｈになります。
外部ＲＡＭ（バックアップＲＡＭ）は最大３２ＫＢまで搭載可
これを２つのバンクにして切り替わる事が可能？（未確認）
０ＦＦＦＤＨ：エリア０（０００００Ｈ〜０３ＦＦＦＨ）のバンク指定
ｄ７：０
ｄ６：０
ｄ５：０
ｄ４：バンク Ｄ４
ｄ３：バンク Ｄ３
ｄ２：バンク Ｄ２
ｄ１：バンク Ｄ１
ｄ０：バンク Ｄ０
（注）エリア０の０００００Ｈ〜０３ＦＦＦＨはバンク＃００：０００００Ｈ〜０３ＦＦＦＨ固定になり
どのバンクを指定しても０００００Ｈ〜０３ＦＦＦＨは変化しません
バンクシフトが００以外の時は不明です。
０ＦＦＦＥＨ：エリア１（０４０００Ｈ〜０７ＦＦＦＨ）のバンク指定
ｄ７：０
ｄ６：０
ｄ５：０
ｄ４：バンク Ｄ４
ｄ３：バンク Ｄ３
ｄ２：バンク Ｄ２
ｄ１：バンク Ｄ１
ｄ０：バンク Ｄ０
０ＦＦＦＦＨ：エリア２（０８０００Ｈ〜０ＢＦＦＦＨ）のバンク指定
ｄ７：０
ｄ６：０
ｄ５：０
ｄ４：バンク Ｄ４
ｄ３：バンク Ｄ３
ｄ２：バンク Ｄ２
ｄ１：バンク Ｄ１
ｄ０：バンク Ｄ０
２Ｍｂｉｔカートリッジ スペースハリアー １７１−５４３９（１Ｍ＊２バージョン）の回路図
スペースハリアーやアウトランで使用されています。
さらに大容量のＲＯＭもサポートできるようになり、マッパーのアクセスも少し拡張されています。
ただし、基本的なアクセス方法は同じで、海外のマスターシステムのＲＯＭチェックの都合で
同じ方法でないとチェックできない為だと思われます。
２Ｍｂｉｔカートリッジ スペースハリアー １７１−５４４０（２Ｍ＊１バージョン）の回路図
同じくスペースハリアーの２ＭＢｉｔＲＯＭ＊１バージョンです。（後期バージョン？）
同じメモリマッパーを使用しているようなのですが、若干配線が違っています
ここで違う箇所はマッパーの３１５−５３２５の２５ピンの入力と／ＣＥ０、／ＣＥ１の出力部分です
残りの空白部分は恐らく、バンク切り換えの／ＣＥと、その出力のタイプの選択に使われると思われます
ＲＯＭの名称ＭＰＲ−１０４１がスペースハリーアを指して、残りの１ケタがＲＯＭの種類？
マッパーに繋がるデータバスはｄ７とｄ４〜０なのでｄ７がＲＡＭのイネーブル、
ｄ４〜０がバンクｎｎ（０００Ｈ〜０１ＦＨ）になると思われます
また、搭載可能のメモリは１ＭＢｉｔ、２ＭＢｉｔ、４ＭＢｉｔで最大メモリは４ＭＢｉｔのようです。
２Ｍｂｉｔカートリッジ 熱球甲子園 １７１−５４４１（２ＭＲＯＭ ３２ピンバージョン）の回路図
32ピンのマスクＲＯＭを使用しています。
４Ｍｂｉｔカートリッジ アフターバーナー １７１−５５８９Ｄ（２Ｍ＊２）の回路図
４Ｍｂｉｔカートリッジ ファンタシースター １７１−５５８３（４Ｍ＋６４ＫＢｉｔＳ−ＲＡＭ）の回路図
カートリッジ内の基板の種類
１７１−５３６２ ：ＴＹＰＥ−Ｎ マッパー内蔵１ＭＢｉｔ ＲＯＭ
１７１−５３６３−０１：ＴＹＰＥ−Ｆ ３１５−５２０８＋１ＭＢｉｔ ＲＯＭ
１７１−５４３９ ：３１５−５２３５＋１ＭＢｉｔ ＲＯＭ＊２
１７１−５４４０ ：３１５−５２３５＋２ＭＢｉｔ ＲＯＭ
１７１−５５００ ：３１５−５２３５＋１ＭＢｉｔ ＲＯＭ＋６４ＫＳＲＡＭ＋ＭＢ３７７１
１７１−５５０６ ：マッパー内蔵２ＭＢｉｔ ＲＯＭ
１７１−５５１８ ：マッパー内蔵１ＭＢｉｔ ＲＯＭ
１７１−５１７７ ：ＳＧ−１０００用の基板をジャンパー線を使いＴＹＰＥ−Ｎと同様にしたもの
１７１−５５６４ ：マッパー内蔵２ＭＢｉｔ ＲＯＭ
１７１−５５８９Ｄ ：３１５−５２３５＋２ＭＢｉｔ ＲＯＭ＊２
１７１−５５８３ ：３１５−５２３５＋４ＭＢｉｔ ＲＯＭ＋６４ＫＳＲＡＭ＋Ｔ５２９Ｆ
ＶＤＰ周りの回路図
Ｖ−ＲＡＭ周りの回路図
ＪＯＹ端子周りの回路図
連射ユニット（ＲＦ−１５０）の回路図
３Ｄアダプタの回路図
サンプル ダウンロード
プログラムは全てフリーで、ソースは"The Macroassembler AS"で作成できます。
そしてあくまで参考です。
グレートアイスホッケー用スポーツパッドのメイン回路図
ＢＧ ＴＥＳＴプログラム （ＭＡＲＫIII、マスターシステム、エミュレータでの動作可）
Ｉ／Ｏポート Ｐｅｅｐｉｎｇプログラム （ＭＡＲＫIII、マスターシステム、エミュレータでの動作可）
ＶＤＰ Ｒ＃０３ テストプログラム （ＭＡＲＫIII、マスターシステムでの動作可、エミュレータでの動作不可）
Home へ戻る